02版 2019.01.09
01版 2017.12.08
単一電源高速コンパレータIC(LT1016、AD8501)を使用したアナログーTTL変換モジュール(ATC)です。
はじめに
PICのIポートにはTTLのものがあります。アナログ信号をTTLポートへ入力するためには波形整形回路が必要です。
これまでは、FETやエミッタフォロアー等のハイ入力インピーダンスで入力信号を受け、その後トランジスタによるスイッチング回路を通してTTL変換していました。
このような回路構成で不満は無かったのですが、最近、隣国から単一電源の高速コンパレータを安価で入手したので回路簡素化が可能か実験してみることにしました。
入手したコンパレータはLT1016とAD8501の２種です。何れも2SK241GR国内価格の1/3弱です。この価格なら、2SK241によるインピーダンス変換と2SC1815によるTTL変換から構成される回路より低価格で波形整形回路を実現できます。
実験内容を特に記載していませんが、10MHzあたりまでなら問題なく使えることがわかりました。
この結果から、SMDタイプICを採用し、モジュール化することにしました。
但し、今回はPT製作未着手のため、ユニバーサル基板による製作例とPTパターンを紹介します。
回路
ヒステリシス特性を持たせています。回路で特に工夫した点はありません。単一電源高速コンパレータ回路としては良く使用されている回路ではないかと勝手に推測しています。ただし、webでは見かけませんでした。
（ コンパレータ自体は昔からあるデバイスなので、参考回路は波形整形回路への応用としてwebで簡単に探すことができると思いましたがヒットしませんでした。あまりにも定番過ぎて紹介するほどのことではないのでしょうか。あるいはコストパフォーマンスの点から嫌厭されてきたのでしょうか。良く分かりません。 ）
ヒステリシス幅はR3で変えることができます。小信号でも動作する様50mV程度としています。50mVの根拠はありません。入力信号断時のバタツキ防止程度の目的としています。
ヒステリシス無しとするには、R3を削除し、R2を０Ωへ変更するかランド間をジャンパー線によりショートします。
R1は接続先の出力インピーダンスに合わせます。50Ω終端の場合は、R1の470Ωはそのままで外側でパラに50Ω接続してもそれほど影響はありません。レベルは多少(1割程度）下がります。
コンパレータ出力のデューティー比はこの回路では変更できません。R4とR5で分圧したバイアス電圧を＋側、-側のどちらにも共通に与えているためです。R1へ別回路でバイアス電圧を与えることによりデューティー比を変えることができます。ただし、上記回路でも50%近い値が得られています。
シミュレーション
入力信号7MHz、100mVp-pを与えた時のシミュレーション結果を以下に示します。
正弦波はLT1016のー側（アナログ入力）、矩形波は+側を示しています。R3の値を270、470、750Ωと大きくするに従い、ヒステリシス幅が大きくなることが分かります。
実機で＋側の波形をオシロで観測するとプローブ容量の影響で観測できなかったため、シミュレーションで示しました。
製作
ユニバーサル基板による製作例です。
PT板
IC1がSMDであることもあり、小型化を目指しました。PTは片面です。コンデンサはチップ部品とし、抵抗は全て1/6Wのアキシャルを使用しました。当初チップ抵抗で設計しましたがパターンが引けず、引き回しができるようにアキシャルを採用しました。
分かりづらいパターン図ですが、上部の５個の丸ランドがCN1です。CN1はL型のPINヘッダーを部品面から実装します。穴明けはこのヘッダーの５箇所と抵抗5本分の10箇所です。抵抗の穴明けが面倒な場合はハンダ面へ実装することもできます。この場合は丸ランドへリード線をハンダ付けします。
02版 2019.01.09UP
PTパターンに誤りがありました。上の図は修正後のパターンV02版です。(版下:PDF)
V01版の修正図(パターンカット1箇所、ストラップ２本)とPT改造写真を示します。(PT板製造ミスにより、パターン面が反転しています。ICはピンを曲げて反転実装しました。)下の改造写真では、R1リードをR2ランドへ直接ハンダ付けしています。
 PT V01修正図 |
 PT改造箇所 |
アナログ-TTL変換モジュールを紹介しました。
PT製作・試験により、PT01版パターン設計ミスが判明しました。公開に先立ち、実機による事前確認が必要であることを痛感しました。
